Benutzer:Eorhim/Werkstatt/Harvard-Architektur

Arbeitsbox

→ Artikel

→ Diskussion

Recherche en.wikipedia.org sv.wikipedia.org Google

Quellen Code Injection Attacks on Harvard-Architecture Devices. (PDF) Abgerufen am 5. September 2010.  HARVARD ARCHITECTURE. (HTML) Abgerufen am 5. September 2010.  What is the difference between a von Neumann architecture and a Harvard architecture? (HTML) Abgerufen am 5. September 2010.  Was ist der Unterschied zwischen Von-Neumann-Architektur und Harvard-Architektur? (HTML) Abgerufen am 5. September 2010.  Introduction to DSP - DSP processors: memory architectures. (HTML) Abgerufen am 5. September 2010.  Introduction to Microcontrollers: Microcontroller Architectures. (HTML) Abgerufen am 5. September 2010.

Schematische Darstellung der Harvard-Architektur. Daten und Befehle liegen in separaten Speichern und können parallel in die Rechenwerke geladen werden.

Die Harvard-Architektur bezeichnet in der Informatik ein Schaltungskonzept zur Realisierung besonders schneller CPUs und Signalprozessoren. Der Befehlsspeicher ist physisch vom Datenspeicher getrennt und beide werden über getrennte Busse angesteuert. Der Vorteil dieser Architektur besteht darin, dass Befehle und Daten gleichzeitig geladen, bzw. geschrieben werden können. Bei einer klassischen Von-Neumann-Architektur sind hierzu mindestens zwei aufeinander folgende Buszyklen notwendig.

Zudem sorgt die physikalische Trennung von Daten und Programm dafür, dass bei Softwarefehlern kein Programmcode überschrieben werden kann. Nachteilig ist allerdings, dass nicht benötigter Datenspeicher nicht als Programmspeicher genutzt werden kann.

Die Harvard-Architektur wurde zunächst überwiegend in RISC-Prozessoren konsequent umgesetzt. Moderne Prozessoren in Harvard-Architektur sind in der Lage, parallel mehrere Rechenwerke gleichzeitig mit Daten und Befehlen zu füllen. Bei Signalprozessoren der C6x-Familie von Texas Instruments ist dies beispielsweise für bis zu acht Rechenwerke möglich.

Ein weiterer Vorteil der Trennung ist, dass die Datenwortbreite (die kleinste adressierbare Einheit) und Befehlswortbreite unabhängig festgelegt werden kann. Damit kann auch, wenn erforderlich, die Effizienz des Programmspeicherbedarfs verbessert werden, da sie nicht direkt von den Datenbusbreiten abhängig ist, sondern ausschließlich vom Befehlssatz. Dies kann z.B. in eingebetteten Systemen oder kleinen Mikrocontroller-Systemen von Interesse sein.

Besonders bekannte Vertreter dieser Architektur sind die Produkte der Firma Microchip Technology Inc. (PICmicro). Ebenso basieren die Mikrocontroller der AVR-Reihe von Atmel auf der Harvard-Architektur.

Eine bedeutende Erweiterung der Harvard-Architektur wurde von der amerikanischen Firma Analog Devices Anfang der 1990er Jahre durch die Einführung der Super Harvard-Architektur Technologie vorgenommen, bei der die genannten Speichersegmente als Dual-Port-RAMs ausgeführt sind, die kreuzweise zwischen den Programm- und Daten-Bussen liegen.

Viele moderne Prozessoren verwenden eine Mischform aus Harvard- und von-Neumann-Architektur, bei der innerhalb des Prozessorchips Daten und Programm voneinander getrennt verwaltet werden, eigene Caches und MMUs haben und über getrennte interne Busse laufen, extern jedoch in einem gemeinsamen Speicher liegen. Wenn CPU Pipelining implementiert ist, ist der Vorteil dieser Mischform (auf Prozessorebene), dass deren einzelne Pipelinestufen in Bezug auf Speicherzugriffe getrennt werden können. Da beim IF (instruction fetch) vom ITLB (Level1 Speicher für Befehle) (engl. "instruction") unabhängig von dem IMEM (Level1 Speicher für Daten) gehalten wird.

Einer der ersten bedeutenden Prozessoren, die die Harvard-Architektur intern einsetzten, war der Motorola 68030.

Siehe auch

• Pipeline (Prozessor)