Diskussion:Double Data Rate

Wir Sind doch schon bei GDDR5

Wäre schön, wenn das einer vervollständigen könnte. Dankeschön (nicht signierter Beitrag von 77.135.77.55 (Diskussion | Beiträge) 21:09, 18. Nov. 2009 (CET))

Trennung vom Verfahren und der verwendeten Speichertechnik

Sollte dieser Artikel nicht lieber nur die grundsätzliche Technik des DDR-Verfahrens erklären, ohne detailliert auf konkrete Speichertechnologien einzugehen? Diese können doch in separaten Artikeln beschrieben werden. Insbesondere hat die Erwähnung von technischen Eigenschaften des Speichers (CAS Latency, Pin-Anzahl vom Modulen uvm.) hier imho nichts verloren.

Die ganze Fokussierung auf den Speicherbereich ist sowieso nicht geschickt, weil die DDR-Technik ja in sehr vielen anderen Bereichen wie Bussystemen etc. zum Einsatz kommt. Vermutlich liegt das aber daran, dass die meisten Leute mit "DDR" einfach sofort irgendwas mit Speicher in Verbindung bringen...

--GloomY 18:58, 17. Mär 2006 (CET)

Mehreres

Es soll doch sicher heißen: "... werden aus dem Speicherfeld gleich zweimal so viel Daten - <ZUSAMMENHÄNGENDE oder HINTEREINANDER LIEGENDE> - geholt, als mit einem Mal nach außen gegeben werden können" ??

zur Umsetzung des DDR: "Damit dabei nicht die Frequenz der Zugriffe auf die Speicherzellen verdoppelt werden muss, wird auf die so genannte 'Prefetch'-Technik zurückgegriffen: bei einem Zugriff werden aus dem Speicherfeld gleich zweimal so viel Daten geholt, als mit einem Mal nach außen gegeben werden können. Die eine Hälfte der Daten wird dann mit der steigenden Taktflanke ausgegeben, während die andere Hälfte zwischengespeichert und dann erst mit der fallenden Flanke ausgegeben wird." Wozu denn dieser Umweg? Statt auf eine Speicherzelle zuzugreifen, greift man auf eine Zwischenspeicherzelle zu - und das soll was bringen?? Ich erkenne da einzig den Nachteil, dass man jetzt zusätzlich zu den Speicherzellen noch Zwischenspeicherzellen und die Steuerlogik, diese zu bedienen, in die Chips einbauen muss!

Auch geht diese Übung ja doch wohl nur, wenn der Speicherchip DOCH im doppelten Bus-Takt gefahren wird: wie soll er sonst zwischen den Bus-Takten noch zusätzliche Aktionen bewerkstelligen ? Den Takt der Auslesungen zu steuern, dazu (u.A.) ist der Bus-Takt ja wohl da!

"Damit das zu einer Beschleunigung führt, muss die Anzahl zusammenhängend angeforderter Daten (='Burst-Length') immer gleich oder größer als die doppelte Busbreite sein.": wieso "größer als"? Ist es denn nicht so, dass der Prozessor die Adresse des Speicherelements, dessen Inhalt er haben möchte, auf den Adressbus legt (und den Systembus betätigt) ? Wie also kommt da die Info rüber, wie viele Wörter der Prozessor braucht? (falls der das selber überhaupt weiß!) Oder meinst du damit eine Iteration einer solchen Abfrage in ihrer Gesamtheit? Dann läuft es doch nur darauf raus, dass INSGESAMT eine Einheit von N Worten abgefragt wird, wobei N gerade ist, dann geht es genau auf, oder ungerade, dann erfolgt die Übertragung vom Nach-Wort des letzten abgefragten Wortes für die Katz. Eine solche Darstellung ist doch viel verständlicher als die maximal komprimierte Formulierung mit dem mathematischen "größer als", denn nicht jeder erkennt gleich dessen inhaltliche Implikationen!

Wie verabreden die beteiligten Partner diese Übertragungsart - oder ist das eine fest eingebaute Eigenschaft?

"ist DDR-SDRAM im Vergleich zu klassischem (SDR-) SDRAM bei gleichem Takt nicht exakt doppelt so schnell." Wie hoch ist - als Daumenwert - der durchschnittliche Gewinn an Übertragungsgeschwindigkeit bei verschiedenen Anwendungen?

"Ein weiterer Grund ist, dass Adresssignale und Steuersignale im Gegensatz zu Datensignalen nur mit einer Taktflanke gegeben werden.": Warum ist das so?

Wenn "doublepumped" DDR bezeichnet, bezeichnet "quadpumped" dann QDR ?

Wie sieht es aus mit Abwärts-Kompatibilität? (auch bzgl. QDR, ODR)

"Diese Technik wird z. B. bei der Anbindung von Prozessoren (Front Side Bus), des Arbeitsspeichers (DDR-SDRAM), von Massenspeicher (Ultra-160/Ultra-3 SCSI) und Grafikkarten (AGP) verwendet.": Anbindung AN WAS ??

Kurz und gut: Ich finde den Artikel im Ansatz wohl gut um Verständlichkeit bemüht (und somit um Welten besser als der Fach-Slang, mit dem man sonst nur zu oft abgespeist wird), aber da sind noch etliche Sachen drin, oder besser: NICHT drin, die der Fachmann schon weiß und deren Fehlen ihm daher nicht auffällt, ohne die der Laie aber keine wirkliche Vorstellung kriegt. Daher meine Bitte an den Autor: noch mal auf begriffliche Voraussetzungen durchdenken - am besten aus der Perspektive deiner Oma! ;-))

Meinulf, 213.102.99.55 14:29, 14. Sep. 2007 (CEST)

Also, ds liegt glaube ich ein grundsätzliches Verständnisproblem vor. Ich erklär es noch mal mit einer Methapher: Jedes Byte sei ein Blatt Papier. Früher wurden diese Blätter einzeln in das Archiv gelegt und einzeln geholt. Jedes Blatt hat eine Nummer, die Adresse. Damit war für jedes Blatt ein Archivzugriff (Speicherzugriff) notwendig. Das wurde zu langsam. Also begann man damit, jeweils 100 Blätter in eine Mappe zu heften und legte diese Mappen ins Archiv. Wenn nun Blatt Nummer 4711 benötigt wird, bedeutet das, das die Mappe 47 aus dem Archiv geholt wird und in dieser Mappe ist Blatt Nummer 11. Diese Mappe 47 wandert dann in die Ablage (Cache). Wird unmittelbar danach Blatt 4712 benötigt, muss man nicht ins Archiv, weil die Mappe 47 noch greifbar ist. Dumm wird es erst dann, wenn ein Dokument aus zwei Blätten die Blattnummern 4799 und 4800 besteht. Dann muss der Archivar (Speichercontroler) für diese beiden Blätter zweimal ins Archiv flitzen und zwei Mappen holen.

Beim Prefetching bringt der Archivar nicht nur die gewünschte Mappe, sondern gleich die nächste (2x Prefetch) oder gar die nächsten drei (4fach Prefetch) auch mit, weil im Regelfall werden die Blätter hintereinander abgearbeitet und es ist eine Frage der Zeit, bis Mappe 48 verlangt wird.

Das die CPU direkt auf den Speicher zugreift, diese Zeiten sind lange vorbei. Die CPU fragt über den Speichercontroller die Daten an "ich möchte das Byte an Adresse 4711 haben". Der Speichercontroller greift nun auf den Speicher zu, holt aber nicht nur dieses Byte, sondern den gesamten Latch, in dem sich dieses Byte befindet - das können 64, 128 oder 256 Bit sein. An die CPU gibt sie diesen Latch zurück, die dann den geforderten Wert daraus extrahiert. Benötigt nun die CPU das direkt folgende Byte und ist dies im selben Latch, dann ist kein erneuter Speicherzugriff notwendig, weil der Latch schon gelesen wurde und sich damit im Cache befindet. Wenn es ganz dumm läuft, und die CPU auf einen 32 Bit Wert zugreift, dieser sich im Speicher jedoch zu je 16 Bit auf zwei Latches verteilt, müssen zwei Speicherzugriffe a 64, 128 oder 256 Bit durchgeführt werden, um diesen Wert zu holen. Deswegen ist in der Programmierung die Datenausrichtung so entscheidend. Heutzutage erfolgt kein byteweiser Zugriff auch den Speicher mehr, sondern eben 64,128 oder 256 Bit am Stück. In letzterem Fall sind das 32 Byte. Von den sagen wir 36 Adressleitungen sind die niedrigeren 4 Adressleitungen (bei 128 Bit Zugriff) erst gar nicht mit dem Speichercontroller verbunden. Diese dienen nur der Auswahl des Bytes im Latch. 79.212.167.204 12:32, 14. Jan. 2013 (CET)

seit wann gibt es DDR ?

Es sollte bei jerder geschilderten Entwicklungsstufe dabeistehen, seit wann es die gibt. Gruß -- Dr.cueppers - Disk. 19:47, 23. Jun. 2008 (CEST)

Verweis auf EnBW ODR

Ich fände es gut, wenn zu Beginn des Artikels ein kurzer Verweis auf die EnBW ODR eingefügt werden würde, da für diese die Abkürzung ODR sehr gebräuchlich ist. Danke. (Der vorstehende, nicht signierte Beitrag stammt von 93.133.126.225 (Diskussion • Beiträge) 2:35, 25. Jul. 2008 (CEST))

Ich habe unter ODR eine BKS erstellt. --Fomafix 13:59, 25. Jul. 2008 (CEST)

Kompatibilität, Links

Wünsche mir noch Hinweise zur Kompatibilität von DDR/DDR2/DDR3 und eine Linksammlung zu anderen relevanten Artikeln und Seiten - Gruss Andreas (27.09.2008)

Verständnisfrage

Ich frage mich, warum nicht einfach der Speichertakt erhöht wird und stattdessen auf prinzipiell kompliziertere Verfahren zurückgegriffen wird? Also wieso denkt man sich Dinge aus, wie den Speicherinhalt bei steigender und fallender Taktflanke zu bekommen, wenn eine Verdopplung der Taktrate ohne weitere Entwicklung das gleiche brächte? Sind Taktgrenzen des Speichers der Grund oder wieso? Eine kurze Erklärung dazu wäre eventuell sinnvoll oder nicht? -- Icewiesl 16:59, 24. Jun. 2010 (CEST)

Weil die Taktfrequenz bei gegebener Technologie und Topologie begrennzt ist, die Breite jedoch nicht. Wenn man aus der Tiefe des RAMs Daten ziehen möchte, sind diese "langen" Wege massgeblich. Geht man parallel in die Architektur und erhöht die Frequenz nur am Ausgang mit einigen Registern, ist das kein Problem. Grundsätzlich könnte man sich die Mimik auch gänzlich sparen, bräuchte aber mehr Signalleitungen, die beim PC wieder Aafwand bedeuten. Bei FPGAs z.B. habe ich beliebige Breiten und bin nicht auf QDR angewiesen. Trotzdem wird QDR auch im FPGA-Bereich angewendet, weil der Speicher Dank der enormen Verbreitung billig und platzsparend ist. 62.225.145.235 13:14, 23. Mär. 2011 (CET)

Eine Erhöhung des Speichertaktes bringt nichts, weil nicht nur die Signallaufzeiten zum Problem werden, sondern auch die Latenzzeiten der Speicherzellen selbst. Bei paralellen Zugriffen ist zudem das große Problem, das die Synchronität mit steigender Frequenz immer aufwändiger wird. Cache-Speicher in der CPU ist nur deshalb so schnell, weil der Weg extrem kurz ist (on Die). 79.212.167.204 12:38, 14. Jan. 2013 (CET)

anscheinend ?!?!?!!

Im Artikel steht: "Bei DDR3 wird das anscheinend dahingehend gesteigert". Heißt das, dass sich der Autor nicht sicher war?? Dann gehört es hier auch nicht rein! --87.143.142.225 20:41, 25. Jun. 2011 (CEST)

Kann mal bitte jemand DDR4 hinzufügen?

lol immernoch ddr3? --(nicht signierter Beitrag von HatsuneMilku (Diskussion | Beiträge) 15:34, 17. Okt. 2018 (CEST))

Doppelt zu was?

Wie sah vor DDR denn die Übertragungsarate aus? Und vor allem: wann war das? Stufen von DDR mit Jahreszahlen wären hilfreich. Was passiert heute im Smartphone, was im Home-PC? (nicht signierter Beitrag von 2003:E5:BF48:F200:119C:7486:57EE:B0F3 (Diskussion) 07:58, 22. Nov. 2022 (CET))