Diskussion:NMOS-Logik

Undefinierter Begriff

"...reichen 4 Masken aus. Soll der Widerstand hochohmig hergestellt werden, werden mindestens 5 Masken benötigt."

Was denn für Masken? --85.180.234.229 22:08, 24. Mai 2007 (CEST)

Ich denke Belichtungsmasken. --Andreas 06 22:10, 24. Mai 2007 (CEST)

Widerstand? (Überarbeiten)

Ein Widerstand als Last kommt wohl nur im physikalischen Praktikum vor. In industriell hergestellten Schaltungen war das Lastelement ein Depletion-NMOST, also ein selbstleitender Transistor, weil ein so großer Widerstandswert in dieser Form wesentlich weniger Fläche benötigt. Insofern hat der typische NMOSt-Inverter auch immer 2 Transistoren, wobei nur einer angesteuert wird. --Herbert Eppler 14:40, 29. Jan. 2008 (CET)

Das entspricht auch meinem Kenntnisstand. Ich habe im Text unter Realisierung die mir bekannten Schaltungstypen angefügt. --Biezl ✉ 12:21, 25. Jul. 2008 (CEST)

Hi, da erfolgt doch eine Vermischung mit HMOS (?). Leider ist der Artikel HMOS etwas mager, aber das kann ja noch werden. Etwas unscharf/fehlerhaft aus der Erinnerung: Bei HMOS, eine Erweiterung von NMOS, wird bei dem oberen Depletion-Lasttransistor doch direkt sein Gate mit seinem Source verbunden. Wie hier Bild:Nmos depletion and.svg. Bei NMOS ist das Gate auf fixen Potential wie auf diesen Bild:Pseudo nmos and.svg. Grund: Flankensymmetrie bei HMOS. Bei NMOS ist der Übergang 0-zu-1 im Gegensatz zu 1-zu-0 verlangsamt, da sonst die Summe der Querströme zu gross wird. Bild 1 ist nur eine vereinfachte Ersatzschaltung - so wurden allerdings keine NMOS-Stufen realisiert. (eher als eine Form von RTL zu bezeichnen).--wdwd 18:01, 25. Jul. 2008 (CEST)

Interessant, mir hat man beigebracht das mit Lasttransistor sei NMOS und mit Widerstand wurde bei uns gar nicht NMOS genannt, sondern als Hinführung benutzt. Interessant auch wofür die Abkürzung HMOS alles stehen soll[1]. Teilweise habe ich beim Internet durchpflügen auch den Eindruck HMOS steht für eine Entwicklungsstufe bei n-Kanal/p-Kanal MOS-FETs und nicht für eine bestimmte Logik-Familie. Wird wohl spannend werden da klare Informationen zu finden. --Biezl ✉ 22:58, 25. Jul. 2008 (CEST)

Hi, Biezl, Begriffe wie HMOS oder p-NMOS sind offensichtlich alles andere als einheitlich festgelegt, oft fehlt auch der Begriff HMOS gänzlich. In der einschlägigen Fachliteratur wird HMOS offensichtlich zu NMOS gezählt und gar nicht unterschieden, wie beispielsweise in klassischen einführenden Textbooks wie dem Whitaker: The Electronics Handbook, Second Edition., CRC Press, ISBN 0-8493-3391-1, Seiten 6-8 bis 6-11. Vielleicht hast Du es zugänglich, das gibt auch sonst im Kap, 6 (Integrated Circuit Design) einen ganz guten Überblick. Hab auch im Web ein wenig herumgesucht, und dieses PDF gefunden, was ggf leichter zugänglich ist. Kapitel 3.4, Seite 11 & 12.

(Meine ursprüngliche Vermutung/Erinnerung, da ich aber nicht sicher belegen kann: NMOS hat immer nur N-Anreicherungstransistoren (keinerlei Verarmungs-Typen kommen am chip vor) und der obere Lasttransistor, dessen Gate, ist auf fixen Potential mit dem Problem der dann ungleichen Flankzeiten. Abgesehen kompliziertere Vorsorgungsspannungen und grössere Strukturen. HMOS == "verbessertes NMOS" mit depletion-Lasttransistor dessen Gate mit seinen Source verbunden ist und damit fast gleiche Flanken ergibt. Aber technologisch durch die Mischung von Anreicherungs/Verarmungs N-FETs auf einem Substrat schwieriger herzustellen war. Deswegen war HMOS erst nach NMOS serienreif - HMOS ist allerdings schon einige Jahre später durch CMOS abgelöst worden, war nur ein kurzes Zwischenspiel. Nur wird dieses HMOS in obigen Literaturstellen unter dem Begriff NMOS subsummiert - und der Begriff HMOS wird dafür erst gar nicht erwähnt. Weshalb ich mal vermute, dass meine Erinnerung an diese Einteilung nicht so ganz passt).--wdwd 21:53, 26. Jul. 2008 (CEST)

Habe den Artikel mal etwas überarbeitet bzw. BKL zur Trennung von n-MOSFET eingerichtet. Hoffentlich nicht zuviele Patzer reingeworfen. Die "Spezialfälle" p-NMOS und HMOS hab ich bewusst mal rausgelassen, ebenso die p-NMOS Grafik von Dir Biezl, da ich dafür keine entsprechende Belege, Quellen habe bzw. kenne.--wdwd 20:06, 29. Jul. 2008 (CEST)

*quetsch* Die im Text angesprochene Schaltung mit selbstsperrendem NMOS-Lasttransitor hab ich zwar bisher nicht gekannt, es scheint sie aber doch gegeben zu haben. Ein Leseempfehlung wäre noch diese pdf. Dort wird pseudo NMOS scheinbar nicht zu NMOS gezählt, sondern etwas versteckt unter CMOS aufgeführt.

Bild:Nmos enhancement non-saturated nand.svg

Bild:Nmos enhancement saturated nand.svg

Wenn es keine Kritik gibt baue ich die Bilder dann demnächst ein. --Biezl ✉ 12:44, 30. Jul. 2008 (CEST)

Kleine Kritik gibt es. Bild:Nmos enhancement non-saturated nand.svg sollte meiner meinung (auch Whitaker) nach eher linear enhanced heißen. Denn VGG kann durch aus höher als VDD liegen und das "nicht gesättigt" wäre dann falsch. Oder? Außerdem sollten die Bulk-Anschlüsse nicht in der Luft hängen--Cepheiden

Der in der pdf gibt auch V_GG > V_DD+V_TH an und meinetwegen kanns auch linear enhanced heißen. Ob die Bulk-Anschlüsse mit ihrem Potentialbezug eingezeichnet werden muss halte ich für Geschmacksache und die Amerikaner lassen die Frage durch abgespeckte Transistor-Symbole gar nicht erst aufkommen. Lösungsmöglichkeit wäre, das Bulk-Potentail im Text zu erwähnen, dann wäre klar, das das allgemein gilt und fertigungstechnisch bedingt ist. --Biezl ✉ 14:36, 30. Jul. 2008 (CEST)

Nunja, Weglassen ist meiner Meinung bei diskreten Bauelementen genauso falsch wie offenlassen. Letzteres sorgt zumindest für einen undefinierten Zustand. Bei ungünstigen Verhältnissen im Substrat kann das zur Fehlfunkton der Stufe führen. --Cepheiden 18:38, 30. Jul. 2008 (CEST)

Bulk wird, im Bezug NMOS, immer auf Masse (GND) gelegt. Die beiden zusätzlichen Grafiken schauen gut aus, passen ansich genau zu Whitaker.--wdwd 19:13, 31. Jul. 2008 (CEST)

Interessanter wäre hier eh, die Realsierung der Gatter-Stufe nur mit Transistoren vom Anreicherungstyp. Insgesammt würde ich es begrüßen, wenn in diesem nun separatem Artikel mehr Realisationsvarianten von verschiedenen Gattern dargestellt und evtl. Vorteile und Nachteile angesprochen werden. --Cepheiden 09:31, 30. Jul. 2008 (CEST)

Die Frage um HMOS konnte ich, nach Durchblätter von nem dutzend Büchern schließlich klären. Die zwei zusätzlichen Schaltungsvarianten habe ich eingefügt. Damit sind die gröbsten Lücken und dadurch mögliche Fehlinterpretationen beseitig. Das genügt mir vorerst. MfG --Biezl ✉ 17:34, 25. Aug. 2008 (CEST)

Sammelsurium

• en:Intel_8008 und en:Intel_4004 wurden in PMOS, mit enhancement load und 10 µm gebaut
• en:Intel_8080 mit NMOS mit enhancement load und 6 µm gefertig
• der Orginal en:Intel_8086 als NMOS mit depletion load und 3 µm (HMOS I).
• Motorola 6800, 6801, 6802, 6809 NMOS mit depletion load

--Biezl ✉ 20:06, 25. Aug. 2008 (CEST)