Diskussion:Reduced Instruction Set Computer/Archiv

Diese Seite ist ein Archiv abgeschlossener Diskussionen. Ihr Inhalt sollte daher nicht mehr verändert werden. Benutze bitte die aktuelle Diskussionsseite, auch um eine archivierte Diskussion weiterzuführen.

Um einen Abschnitt dieser Seite zu verlinken, klicke im Inhaltsverzeichnis auf den Abschnitt und kopiere dann Seitenname und Abschnittsüberschrift aus der Adresszeile deines Browsers, beispielsweise

[[Diskussion:Reduced Instruction Set Computer/Archiv#Thema 1]]

oder als Weblink zur Verlinkung außerhalb der Wikipedia

https://de.wikipedia.org/wiki/Diskussion:Reduced_Instruction_Set_Computer/Archiv#Thema_1

Misc

Ich schlage vor, auch kurz zu erwähnen, dass für den Embedded-Bereich auch sehr "kleine" RISC-Prozessoren produziert werden (z.B. 8 Bit / 8-16 MHz, u.a. Firma Atmel).

deutsch wäre gut: '... alle Instruktionen eines CISC-Prozessors "hardwired controlled" abzubilden.'

hab den Satz entfernt, da er sowieso nicht viel aussagte. Wenn ihn jemand wieder haben will, dann am Besten unter Geschichte und in gutem Deutsch.--Jdiemer 16:43, 18. Feb 2006 (CET)

Archivierung dieses Abschnittes wurde gewünscht von: arilou (Diskussion) 09:16, 25. Jul. 2012 (CEST)

Lauter Fehler!

In dem Artikel sind allrelei Fehler:

1. Auch RISC-Prozessoren verwenden Mikroprogrammierung für die Implementation der einzeilnen Befehle.

Das ist so sicherlich nicht richtig! --Stefan B 00:50, 11. Dez 2005 (CET)

2. Es ist falsch, einen RISC-Befehl als "Mikrobefehl" zu bezeichnen. Ein "Mikrobefehl" ist ein Befehl, den man bei der Mikroprogrammierung verwendet, d.h. ein Befehl des Opcode bitweise direkt auf Steuerleitungen des Prozessors mapped. Das ist aber bei RISC-Befehlen nun mal nicht der Fall!

Rausgenommen. Allerdings gibt es durchaus auch vertikalen Mikrokode, der die Steuerleitungen kodiert speichert. --Stefan B 00:50, 11. Dez 2005 (CET)

3. "Zudem enthalten sie manchmal spezielle Befehle für die Sprungvorhersage." --- So'n BULLSHIT!

Mag sein, dass es das gibt. Aber es ist sicher nicht typisch für RISC. Rausgenommen. --Stefan B 00:50, 11. Dez 2005 (CET)

4. "(außer die Stackregister)" -- Auch auf RISC-Rechner gibt es nen ganzen Satz special-purpose Register. Neben dem SP, ist das der PC, ein Register für conditions codes, FP register, schleisslich noch ein spezielles 0-Register, usw, usf.

Gemeint sind wohl General Purpose Register (GPR). RISC-Prozessoren haben übrigens typischerweise kein explizites Stackregister, sondern benuzten nur per Software-Konvention ein bestimmtes GPR. Also rausgenommen. --Stefan B 00:50, 11. Dez 2005 (CET)

5. x86-Befehl können um einiges länger als 5 Bytes werden!

Stimmt, es sind 15. Korrigiert. --Stefan B 00:50, 11. Dez 2005 (CET)

6. "kein Schaltwerk sondern Schaltnetze". So ein Mumpitz! Ein Prozesser ist IMMER ein Schaltwerk, schleisslich ist er getaktet!

Hat schon jemand anders rausgenommen... --Stefan B 00:50, 11. Dez 2005 (CET)

7. durch die wachsamkeit erhält es auch keine negativen Dinge.

8.Da es keine RISC-Dateien gibt die man misshandeln kann, werden sie oft durch durchzogene Linien ersetzt.

Archivierung dieses Abschnittes wurde gewünscht von: arilou (Diskussion) 09:17, 25. Jul. 2012 (CEST)

6502/6510 ist KEIN RISC!!

Ich kann mir nicht erklären, wie jemand auf die Idee gekommen ist, zu schreiben, dass die 6510 (ein 6502 mit zusätzlichem Port) eine RISC-CPU sein soll!

1. Die 6502 hat keine feste Befehlsbreite (kein uniformes Befehlsformat), das ist allerdings typisch für RISC-Designs. Die 6502 hat Befehle von 8 bis 24 Bit Länge (je nach Anzahl der Argumente). z.B. ist "TAX" 8 bit lang, "LDA #$20" ht 16 Bit Länge und der Befehl "LDA $1000,x" hat sogar 24 Bit Länge.

2. Die 6502 hat keine Load/Store-Architektur! Auch die ist typisch RISC. Befehle, wie "ADC $1000" oder "LSR $1000" wiedersprechen der Load/Store-Architektur völlig, denn es sind keine "register-to-register" Operationen, sondern "register-to-memory" Operationen und in einer RISC-Architektur sind lediglich Load/Store-Operationen "register-to-memory"! "Read-modify-write" Operationen auf Speicheradressen sind alles andere als RISC.

3. Die 6502 hat kein Pipelining, sie einen "Instruction Prefetch", damit die nächste Instruktion schon mal am Decoder anliegt, wenn die aktuelle Instruktion fertig abgearbeitet ist. Eine Pipeline für Befehle existiert nicht!

4. Ein RISC-Designziel war, dass in jedem Takt ein Befehl in den Bearbeitungsprozess eintritt (dazu dient das Pipelining), die 6502 kennt aber keine einzige Befehlsfolge, auf die das zutrifft. Im Gegenteil, selbst bei NOP;NOP wird nur in jedem 2. Takt ein Befehl vom Speicher gezogen. Die meisten Instruktionen brauchen 4 Takte, andere sogar deren 7 (wie z.B. DEC $1000,X).

5. Ein RISC-Designziel war der Verzicht auf Microcode zugunsten von einer höheren Anzahl von "general purpose registern". Die 6502 hat gerade mal 3 Register, davon ist nur der Akkumulator ein "general purpose register", X und Y sind lediglich Indexregister. Die CMOS-Variante des 6502, die 65C02, verzichtet übrigens keineswegs auf Microcode.

6. Ein RISC-Designziel war, dass jeder Register ein "general purpose register" sein soll, auch das trifft auf die 6502 nicht zu, siehe Punkt 5: X und Y sind lediglich Indexregister, mit ihnen kann man nicht rechnen.

7. Ein RISC-Designziel waren "simple addressing modes", sprich: der Ersatz komplexer Addressierungsmodi durch simple Arithmetik gepaart mit einem simplen Load/Store auf eine Adresse, sie im passenden Register liegt. Instruktionen, wie "LDA($fb),Y", wiedersprechen dem völlig. Weder liegt die Zieladresse in einem Register, noch ist das ein simpler Addressierungsmodus. In der Tat gibt es bei der 6202 keinen einzigen Fall, in der die Adresse für einen Load/Store in einem Register liegt. Es wird immer implizit, absolut oder indirekt adressiert und die Indexregister dienen lediglich zur indexierung. (LDA $1000,x 0 -> Lade Adresse $1000+X in Akku. LDA ($FB),Y -> Lade aus Adresse, die im Vektor $FB/$FB liegt + y in Akku, LDA ($10,X) -> Lade Adresse aus dem Vektor, der bei Addresse $10+X liegt). INsgasamt hat die 6502satte 13 verschiedene Adressierungsmodi! Sie wiederspricht also auch dort dem RISC-Design völlig. Zum Vergleich: Die CDC 6600 hatte AFAIK gerade mal 2 Adressierungsmodi.

Kurz gesagt. Die 6502 ist ein typischer CISC-Vertreter, ebenso die 65c02, die 6510 und die 65816, weil diese mit so ziemlich jedem Designziel von RISC brechen.

Ich denke diesen Passus (6502=RISC) sollte man ein für allemal richtig stellen, bzw. streichen. Möglicherweise kann man den Satz auch durch die Formulierung "entgegen landläufiger Meinung ist die 6502 keine RISC-CPU" ersetzen.

In jedem Fall muss das 6502=RISC-Statement raus, denn es ist grundfalsch! Wenn wir einen prominenten, frühen RISC-Ansatz nennen wollen, warum nicht die CDC 6600 von Cray?

wanja gayk 15:30, 18.Feb.2005

Wenn niemand widerspricht, ändere das doch einfach! Danke. --Jdiemer 00:20, 22. Feb 2006 (CET)

Hab mich erbarmt und den 6502 rausgeschmissen. Dass er kein RISC ist, sieht man schon daran, dass er keine einzige (!) der als typisch aufgeführten Eigenschaften besitzt. --Stefan B 01:18, 4. Apr 2006 (CEST)

Archivierung dieses Abschnittes wurde gewünscht von: arilou (Diskussion) 09:18, 25. Jul. 2012 (CEST)

Reduced Instruction Set COMPUTER

there sould be Reduced Instruction Set Computers - not Computing in my opinion

"Reduced Instruction Set Computing" ist historisch falsch. Der Name lautete von Anfang an "Reduced Instruction Set Computer". Quelle: "The Case for the Reduced Instruction Set Computer" von Patterson & Ditzel, 1981. Der Eintrag für CISC ist genauso falsch. Kann das bitte jemand ändern? --Stefan B 03:07, 15. Jan. 2007 (CET)

Hier erledigt. --Oreg 11:32, 31. Jan. 2010 (CET)

Archivierung dieses Abschnittes wurde gewünscht von: arilou (Diskussion) 09:19, 25. Jul. 2012 (CEST)

umgangston

es hat sich lange nix neues mehr getan, alles im grünen bereich? vielleicht haben sich ja auch die ganzen grosskotze selber weggekelt. tilo

Archivierung dieses Abschnittes wurde gewünscht von: arilou (Diskussion) 09:20, 25. Jul. 2012 (CEST)

Vergleich zu CISC

Ich hab thematisch leider keine Ahnung, aber den letzten Abschnitt "Vergleich zu CISC" zu nennen, ist ein Witz. Cisc wird da ja garnicht richtig erwähnt. --Angus Richard Finnson 13:12, 16. Aug. 2007 (CEST)

Archivierung dieses Abschnittes wurde gewünscht von: arilou (Diskussion) 09:20, 25. Jul. 2012 (CEST)

POV

Der Artikel ist sehr lobpreisend auf RISC, fast fragt man sich, wann "und jetzt brauch' ich nur noch Ihre Kreditkarte" kommt... Vielleicht nehm' ich mir den Artikel in Bälde mal vor. --arilou 15:59, 11. Mai 2011 (CEST)

Sehr gute Idee, ich fang' schon mal an. --Stefan B 19:22, 11. Mai 2011 (CEST)

Archivierung dieses Abschnittes wurde gewünscht von: arilou (Diskussion) 09:25, 25. Jul. 2012 (CEST)

RISC-Prozessoren kommen zum Beispiel in allen handelsüblichen PCs zum Einsatz.

soll das ein witz sein ???

in welchem Desktop ist die CPU ein RISK ??? Vielleicht auf ner extra audio oder Video Karte. also kein x86 ist ein RISC, und seit Apple auch Intel CPUs verbaut fallt mir kein Desktop ein in dem nen RISC arbeitet.

Naja, so ganz stimmt das auch nicht. Zitat von x86-Prozessor:

Heutige x86-Prozessoren sind hybride CISC/RISC-Prozessoren, denn sie übersetzen den x86-Befehlssatz zunächst in RISC-Mikro-Instruktionen konstanter Länge, auf die moderne mikro-architektonische Optimierungen angewendet werden können.

--217.86.161.131 10:26, 9. Mär. 2007 (CET)

schon der pentium I hatte den SSE Befehlssatz !!!!

wenn ich mich nicht irre

naja: SSE gibts ab PIII, aber MMX ab PI --153.96.96.2

MMX und SSE sind zwar nur Erweiterung und machen den Rechner nicht zu einem RISC oder CISC, aber da der Großteil der Desktoprechner x86 Architekturen sind, habe ich den Satz mal entfernt. Achja, in Zukunft die Beiträge bitte unterschreiben. --Micirio 00:44, 21. Nov. 2006 (CET)

Archivierung dieses Abschnittes wurde gewünscht von: arilou (Diskussion) 16:00, 1. Jul. 2013 (CEST)