Diskussion:Stoppbit

Ersuche um eine genauere Erklärung des "halben" Bit. Wenn sich ein Frame aus zwei Startbits(S), einem Paritätsbit(P) sieben Datenbits(D) und einem Stopbit(T) zusammensetzt kann dieser folgendermaßen dargestellt werden:S S D D D D D D D P T

Wie soll das mit einem "halben Bit" aussehen ?

-- 89.104.17.231 14:08, 16. Apr. 2012 (CEST)

Das mit deinen zwei Startbits mach mir mehr Sorgen. Mein Lebetag' nix gehört. Aber ich weiss beileibe auch nicht alles. --RobTorgel (Diskussion) 14:16, 16. Apr. 2012 (CEST)

OBs jetzt ein oder zwei Startbits sind ist nicht wichtig, das war nur eine Beispiel um es anschaulich darstellen zu können. -- 89.104.17.231 15:04, 16. Apr. 2012 (CEST)

Stoppbits sind eher als Pausenzeiten zu verstehen, und die können natürlich auch halbiert werden. Ein Empfänger muss nämlich das Eingangssignal wenigstens mit der doppelten Rate abtasten, als die Baudrate angibt. Es muss nämlich zwischen Anfang eines Bits und dem stabilen Zustand während eines Bits unterschieden werden. Vom Startbit braucht er den Beginn (HL Übergang), aber die anderen Bits des Frame braucht er möglichst in der Mitte. Also auch das obligat erste Stoppbit. Aller weiteren Stoppbits, auch die halben, legen eigentlich nur fest, wann des nächste Startbit beginnen darf --RobTorgel (Diskussion) 15:25, 16. Apr. 2012 (CEST)

Ah, Nyquist und Shannon. Damit kann ich was anfangen. Danke für die rasche Antwort. -- 89.104.17.231 15:50, 16. Apr. 2012 (CEST)

Nutzen von 1,5 Stoppbits

Im Artikel steht, zum Ausgleich von Schwankungen der Taktrate. Dafür müsste man dynamisch zwischen 1,5 und 1 oder 2 Stoppbits umgeschaltet haben. Dafür hätte ich gerne eine Quelle.

Ich vermute eher, dass es um die (Re-)Synchronisation auf den Byte-Rahmen geht, z.B. nach einer kurzen Unpässlichkeit des Empfängers oder wenn er sich in eine laufende Übertragung einschaltet. Mit ganzzahligem Stopp (n=1 oder n=2), stets unmittelbar gefolgt vom Startbit des nächsten Zeichens, kann man aber die korrekte Rahmenlage nicht sicher schnell erkennen: Solange die Datenbytes an konstanter Stelle ein 1-0-Paar aufweisen, könnte auch dieses als Stoppbit-Startbit-Kombination durchgehen. Drei Methoden führen schnell zur Synchronisation:

1. Öfters Idle-Perioden einstreuen. Das sind Sendepausen von mindestens einer Rahmenlänge mit Pegel auf logisch 1. Die nächste 0 kann nur ein Startbit sein. Nachteilig ist, dass ein Synch-Fehler nicht unbedingt erkannt wird (Datenbytes mit 1-0 an der richtigen Stelle, bis zur nächsten Idle-Periode, von der dann ein paar Einsen den letzten Rahmen auffüllen).
2. Öfters BREAKs einstreuen. Das sind Sendepausen von mehr als einer Rahmenlänge mit Pegel auf logisch 0. Ein bisher unentdeckter Synch-Fehler wird sofort gemeldet, allerdings wird stets auch ein BREAK gemeldet, dem man sonst eine spezielle Bedeutung geben könnte.
3. Eben n=1,5 wählen: Einem 1-Pegel mit halbzahliger Dauer folgt notwendig ein Startbit. Nachteil ist, dass n=1,5 von vielen UARTs nicht mehr unterstützt wird, insbesondere auf UART-Modulen, die in Mikrocontrollern oder SoC integriert sind.

Methode der Wahl ist 1., ggf. kombiniert mit Parity oder Datensicherung in der Anwendungsschicht. --Rainald62 (Diskussion) 18:31, 17. Nov. 2015 (CET)

Zusammenführung/Redundanz

Ich meine, das Thema kann man nur im Zusammenhang erklären, befürworte eine Zusammenlegung unter UART. Dort ist eh Arbeit nötig (BREAK fehlt z.B.). --Rainald62 (Diskussion) 18:31, 17. Nov. 2015 (CET)